1.系統層級之電磁相容分析與設計技術
(1).電磁干擾效應之雜訊源與耦合路徑分析
(2).系統整合之電磁干擾現象與根因分析
(3).電磁相容問題之除錯與設計技術分析
(4).無線通訊系統之射頻干擾效應分析與改善
(5).車載電子之EMC設計問題分析與改善
2.晶片層級之電磁相容技術及其系統整合應用實務
(1).從晶片至系統層級之電磁相容設計策略與技術
(2).晶片層級IC-EMC(EMI、EMS、Transient)相關標準法規與量測技術分析
(3).系統整合之IC-EMC限制值規劃與RFI雜訊概算之應用
(4).IC-EMC設計準則與案例分析
3.靜電放電ESD之法規與設計實務
(1).元件級靜電放電設計
靜電放電之原理與測試法規
靜電放電之元件和電路設計原理
(2).系統級靜電放電簡介
系統級靜電放電之測試法規
系統級I/O靜電放電之測試與設計原理
(3).靜電放電設計流程驗證與量測解析技術
晶片之靜電放電設計流程與驗證
靜電放電之新型量測解析技術
4.靜電放電(ESD)模擬分析
(1). PCB ModelExtraction by SIwave
(2). ESD WaveformModeling for ESD Gun with Designer
(3). ESD ProtectionAnalysis with Diode Implementation
5.電磁干擾模擬分析
(1). Simulation EMI withdifferential and common mode issue in FEM tools
(2). Simulation EMI withdiscontinuities effect in FEM tools
(3). PI/SI/EMIco-simulation with CPM model
(4). Real case study |